単位遅延ブロック（Unit Delay）はサンプリング周波数で定義されたサンプリングポイントで入力をサンプリングし、入力信号を 1サンプリング周期だけ遅らせるデジタルサンプリング素子です。
次の例のように検出のタイミングにより、サンプリング周波数以上の遅延が発生する動作となる場合があります。
【その１】
ステップ電源でステップを変化させる時間をTstep=10msとした場合、発生した遅延が10msではなく、約20msとなる場合。
実際の回路ではすべてのICには伝搬遅延があるため、入力信号の立ち上がりエッジはサンプリング時間と同時では検出することができません。
立ちあがりエッジはサンプリング時間より前となるような設定として、検出できるようにして使用する必要があります。
入力信号の立ち上がりエッジがサンプリング時間と同時の場合に、遅延時間が2倍になったように見えるのは、1回目ではなく、次の2回目のサンプリングでエッジを検出しているためとなります。
下記波形比較をご参照ください。
【その２】
矩形波の100nsの遅延を想定したが、遅延が約150ns程度となる場合。
矩形波のエッジが2つのサンプリングポイントの間に来ると、遅延はエッジからではなく、サンプリングポイントから始まります。
Vsampleはサンプリングポイントを明確にするために設定しています。
以上